

3次元グラフィクス・アクセラレータ **POWER VR™** μ PD62011

μ PD62011はPowerVR 3次元グラフィクス・プロセッサ・ファミリのパーソナル・コンピュータをターゲットとしたLSIです。

μ PD62011は、μ PD62010にBi-linearテクスチャや66MHz PCIバス対応などの機能を拡張するとともに、CPUで行われるジオメトリ演算をサポートする回路を内蔵することで、より高いシステム性能を実現します。

特 徴

μ PD62010ピン・コンパチブル/ソフトウェア・コンパチブル

PCIバス2.1準拠のインタフェース (66MHzサポート)

チップ内隠面消去 (Zバッファ不要、ピクセル単位、32ビットのデプス値)

ハードウェアによる影の自動生成

ピクセル単位でのフォグ生成

66MHz動作

ジオメトリ処理サポート回路内蔵

テクスチャ・マッピング

遠近法補正付きテクスチャ・マッピング

MIPマッピング

Bi-linearテクスチャ

16/8ビット・テクスチャ

半透明テクスチャ

テクスチャ・メモリ：1～4Mバイト

シェーディング

スムーズ・シェーディング

フラット・シェーディング/ハイライト

画像出力

RGB/BGR 565 Packed, RGB/BGR 555 Packed

RGB/BGR 888 Packed / Unpacked

Little/Big endian 方式のピクセル・フォーマット

最大1024×1024の解像度

対応API

専用API (Power SGL™)

Microsoft社のDirect3D™

アーキテクチャ概要

PowerVRは従来の3次元グラフィクス・システムが持つ性能/コストの問題を解決するため、独自のアーキテクチャを持つ3Dグラフィクス技術です。その代表的なものである「隠面消去」と「平面モデリング」について説明します。

1．隠面消去

既存の3次元グラフィクス・システムでは、隠面消去（視点から不可視なデータを削減する）を行う際に、ポリゴンを構成するピクセルごとにZ値（奥行き）を比較するZバッファ法が用いられています。Zバッファの容量は、640×480ピクセルの画面サイズで32ビットの奥行きを表すのに1.2Mバイトも必要であり、システムのコストに大きく反映します。また、Zバッファ法では1ピクセルの隠面消去を行う際にそれを含むポリゴンの数と同じ回数のメモリ・アクセスが必要となるため、メモリ・バンド幅（データ転送能力）がシステム性能に影響することも少なくありません。

PowerVRアーキテクチャでは、画面をタイルと呼ぶ32×32、または64×64ピクセル単位に細分化し、デバイス内部で隠面消去を行います。そのため、Zバッファを必要としないだけでなく、フレーム・バッファへの書き込みは最前面にある（可視の）ピクセル・データだけなので、メモリ・システムに制限されない高性能な3Dシステムを実現します。

2．平面モデリング

PowerVRでは、従来のポリゴンでのモデリング手法（三角形または四角形の小片で物体を構成する）に加え、無限平面でのモデリング（平面で囲まれた領域を物体として定義する）という手法を導入しています。ポリゴン・モデリングでは物体を構成する多角形の各頂点（ x, y, z ）データが必要であるのに対し、平面モデリングでは法線ベクトルと面上の1点だけのデータで定義できるため、データ量を大幅に削減できます。これは直接的に処理時間の短縮に寄与します。また、平面モデリングを使用することにより、3D画面を効果的に表現する「影」の生成をリアルタイムにかつ自動的に行うといったユニークな機能を実現しています。

μPD62011機能概要

μPD62011はμPD62010の機能を拡張し、3次元グラフィクスの表現力をより向上させ、同時に高性能を実現する特長を備えています。

1．Bi-linearテクスチャ・マッピング

μPD62010はテクスチャを正確にマッピングする技法としてMIPマッピングの機能を持っていました。MIPマッピングとは、物体に貼り付けるテクスチャをあらかじめ段階的に準備し、物体の距離に相当する大小2枚のテクスチャからデータをサンプリングし、正確なテクスチャ・マッピングを行う技法（2-pointテクスチャ）です。

μPD62011ではμPD62010の機能を拡張し、Bi-linearテクスチャ・マッピングをサポートしています。MIPマッピングの際のデータ・サンプリングを、それぞれのテクスチャから2点採取し補間を施しながらマッピングします（4-pointテクスチャ）。

2．66MHz PCIバス・インタフェース

PowerVRシステムにおいては、PCIバスを介して3次元画像処理のためのパラメータ/データを取り込み、また生成した3次元画像を再びPCIバス経由で2Dシステムへ転送します。μPD62011はPCIバスの66MHzスペックにも対応したインタフェースを持ち、パラメータ転送/画像データ転送をより高速に行うことを可能としています。

3．浮動小数点フォーマット変換回路

PowerVRでは、平面方程式 $Ax + By + C$ のパラメータA, Bを浮動小数点20ビット、パラメータCを固定小数点32ビットのデータ・フォーマットで処理します。

μPD62010ではIEEE浮動小数点フォーマットからこのデータ・フォーマットへの変換をソフトウェアで行っていましたが、フォーマット変換回路を内蔵したμPD62011はIEEE浮動小数点フォーマットのままパラメータ・データをロードできるので、ソフトウェア負荷の軽減による高速な処理を実現します。

4．ポインタ・レジスタ内蔵

メイン・メモリ上のパラメータやオブジェクト・データをロードする際に、μPD62010ではポインタ・テーブルをメモリ上に構築しそれを参照しますが、μPD62011ではポインタ・レジスタを持たせることでダイレクトなデータ・アクセスを行います。また、ポインタ・チェーン機能による連続的なデータ・ロードも可能となっています。

5 . 画像出力マスク機能

PowerVRアーキテクチャはタイル単位で3次元画面を処理するため、2D画面を背景としたスクリーン上に3D物体を重ね合わせるような場合、タイルの背景色を透過させるような処理をしなければなりません。μPD62010ではソフトウェアで処理させていましたが、μPD62011は画像出力のピクセル単位にマスクを施すハードウェアで対処できるようにしています。


6 . エッジ・シェアリング

ポリゴン・メッシュ構造体の処理において、隣接したポリゴンの境界エッジに関するデータを共有することでデータ処理量を大幅に軽減します。

7 . μPD62010ソフトウェア・コンパチブル

μPD62011は、リセット直後の初期状態はμPD62010互換となっています。μPD62010に対して拡張した機能は、レジスタ設定により有効となります。

内部ブロック図



ISPブロックの主な機能としては、3次元空間内の物体のリストに対する隠面消去があります。ISPブロックの出力は各ピクセルに対応する可視面のIDとなります。ISPで行われる隠面消去は従来のZバッファ法と同等の精度を持ちます。その結果、32ビットのZバッファと同じ精度で処理する場合においても、μPD62011はZバッファ・メモリを必要としません。また、ISPブロックは、可視面に影が投影されているかを表す影付けの機能もサポートしています。


TSPブロックは主に、ISPによって与えられた可視面のIDに対して、正確なテクスチャ・マッピング、シェーディングを行います。TSPは遠近法補正付きテクスチャ・マッピング、スムーズ・シェーディング、透明な面の重ね合わせ、フォグの表現が可能です。TSPは外部のSDRAMに格納されているテクスチャ・データに対し、最小限のアクセス回数で可視面のテクスチャを処理できる手法を用いています。ISP、TSPブロックのそれぞれは内部にキャッシュを持ち、このキャッシュに格納されるレンダリング・パラメータに対するローカルなアクセスをより効率的に行うことが可能です。

PCIバス・インタフェースはより効率的な動作のために、マスタ/スレーブの両機能を備えています。μPD62011がISPに関連したパラメータをシステム・メモリから読み込む場合にはPCIマスタとして動作し、TSPの関連したパラメータを受け取る場合にはPCIスレーブとして動作します。PCIインタフェースは高速なデータ転送を確実に処理できるように最適なバッファリングを行います。SDRAM/SGRAMコントローラはμPD62011内部の各ブロックから外部のSDRAM/SGRAMを共有できるように設計されています。

μPD62011はレンダリングに必要なパラメータをPCIバス経由で受け取り、テクスチャ・マッピング、シェーディングを施した3D画像をPCIアドレス空間に転送します。μPD62011からの3D画像データはPCIアドレス空間に配置されている2Dグラフィクス(VGA™コントローラ)のフレーム・バッファに転送されます。

端子接続図 (Top View)

208ピン・プラスチックQFP (28)




端子機能一覧


端子名	機能
PCIFRM	PCIサイクル・フレーム
PCIIRDY	PCIイニシエータ・レディ
PCITRDY	PCIターゲット・レディ
PCIDVSEL	PCIデバイス選択
PCISTOP	PCI停止 / 接続解除
PCIPAR	PCIパリティ
PCIINTA	PCI割り込み
PCIRST	PCIリセット (μ PD62011のマスタ・リセットとして使用)
PCICLK	PCIインタフェース・クロック
PCIGNT	PCIマスタ・グラント
PCIREQ	PCIマスタ・リクエスト
PCICBE0-3	PCIコマンド / バイト・イネーブル
PCIIDSEL	PCI初期化デバイス選択
PCIAD00-31	PCIアドレス・データ・バス
SDDQM0-1	メモリ・リクエスト信号
SDADR00-11	メモリ・アドレス・バス
SDCS0-1	メモリ・チップ・セレクト信号
SDRAS	メモリ・ロウ・アドレス・ストロープ
SDCAS	メモリ・カラム・アドレス・ストロープ
SDWE	メモリ・ライト・イネーブル
SDDATA00-31	メモリ・データ・バス
GP0-15	汎用ポート
MEMCLK0-1	メモリ同期クロック
CLKCMPO	メモリ用クロック調整ポート (出力)
CLKCMPI	メモリ用クロック調整ポート (入力)
PVRCLK	内部クロック
TM1-2	テスト用入力端子
TBI0-1	テスト用入力端子
TBO0	テスト用出力端子
TMSEL0-1	テスト用入力端子
VDD (3.3V)	内部用デジタルVDD (3.3V)
GND	内部用デジタルGND
VDD (5V) E	外部用デジタルVDD (5V)
VDD (3.3V) E	外部用デジタルVDD (3.3V)
GNDE	外部用デジタルGND

μPD62011とメモリとのインタフェース


(1) 1 MByte時



(2) 2 MByte時



(3) 4 MByte時




推奨メモリ

8MBit SGRAM : μPD481850GF-A12

16MBit SDRAM : μPD4516161G5-A10, μPD4516161G5-A12

パッケージ外形図

208ピン・プラスチック QFP (ファインピッチ) (28) 外形図 (単位 : mm)



P208GD-50-LML, MML-2

〔メ モ〕

〔メ モ〕

PowerVR, PowerSGLは、英国VideoLogic社の商標です。

Direct3Dは、米国Microsoft Corporationの米国およびその他の国における登録商標または商標です。

VGAは、米国IBM社の商標です。

本資料の内容は、後日変更する場合があります。

文書による当社の承諾なしに本資料の転載複製を禁じます。

本資料に記載された製品の使用もしくは本資料に記載の情報の使用に際して、当社は当社もしくは第三者の知的所有権その他の権利に対する保証または実施権の許諾を行うものではありません。上記使用に起因する第三者所有の権利にかかわる問題が発生した場合、当社はその責を負うものではありませんのでご了承ください。

M7A 94.11

— お問い合わせは、最寄りのNECへ —

【営業関係お問い合わせ先】

半導体第一販売事業部 半導体第二販売事業部 半導体第三販売事業部	〒108-01 東京都港区芝五丁目7番1号(NEC本社ビル)	東京 (03)3454-1111 (大代表)
中部支社 半導体第一販売部 半導体第二販売部	〒460 名古屋市中区錦一丁目17番1号(NEC中部ビル)	名古屋 (052)222-2170 名古屋 (052)222-2190
関西支社 半導体第一販売部 半導体第二販売部 半導体第三販売部	〒540 大阪市中央区城見一丁目4番24号(NEC関西ビル)	大阪 (06) 945-3178 大阪 (06) 945-3200 大阪 (06) 945-3208
北海道支社 札幌 (011)251-5599	太田支店 太田 (0276)46-4011	福井支店 福井 (0776)22-1866
東北支社 仙台 (022)267-8740	宇都宮支店 宇都宮 (028)621-2281	富山支店 富山 (0764)31-8461
岩手支店 盛岡 (019)651-4344	小山支店 小山 (0285)24-5011	三重支店 津 (0592)25-7341
郡山支店 郡山 (0249)23-5511	長野支店 松本 (0263)35-1662	京都支社 京都 (075)344-7824
いわき支店 いわき (0246)21-5511	甲府支店 甲府 (0552)24-4141	神戸支社 神戸 (078)333-3854
長岡支店 長岡 (0258)36-2155	埼玉支店 大宮 (048)649-1415	中国支社 広島 (082)242-5504
土浦支店 土浦 (0298)23-6161	立川支店 立川 (0425)26-5981	鳥取支店 鳥取 (0857)27-5311
水戸支店 水戸 (029)226-1717	千葉支店 千葉 (043)238-8116	岡山支店 岡山 (086)225-4455
神奈川支社 横浜 (045)682-4524	静岡支店 静岡 (054)254-4794	松山支店 松山 (089)945-4149
群馬支店 高崎 (0273)26-1255	北陸支店 金沢 (076)232-7303	九州支店 福岡 (092)261-2806

【本資料に関する技術お問い合わせ先】

半導体ソリューション技術本部	〒210 川崎市幸区塚越三丁目484番地	川崎 (044)548-8862	半導体 インフォメーションセンター FAX(044)548-7900 (FAXにてお願い致します)
半導体販売技術本部 東日本販売技術部	〒108-01 東京都港区芝五丁目7番1号(NEC本社ビル)	東京 (03)3798-9619	
半導体販売技術本部 中部販売技術部	〒460 名古屋市中区錦一丁目17番1号(NEC中部ビル)	名古屋 (052)222-2125	
半導体販売技術本部 西日本販売技術部	〒540 大阪市中央区城見一丁目4番24号(NEC関西ビル)	大阪 (06) 945-3383	

C97.8